Verilog HDL

Verilog HDL

0 帖子 | 1 成员

创建于 2016-04-12 组长:奇鸟软件

Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language),以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。

1 23456... »
成员 更多
奇鸟软件
奇鸟软件
开源开发学习小组列表